

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4512639号
(P4512639)

(45) 発行日 平成22年7月28日 (2010.7.28)

(24) 登録日 平成22年5月14日 (2010.5.14)

| | | |
|-------------------|------------------|-----------------|
| (51) Int.Cl. | F I | |
| H04L 25/02 | (2006.01) | H04L 25/02 303B |
| A61B 1/04 | (2006.01) | H04L 25/02 V |
| G02B 23/24 | (2006.01) | H04L 25/02 W |
| | | A61B 1/04 362J |
| | | G02B 23/24 B |

請求項の数 13 (全 15 頁)

(21) 出願番号 特願2007-523415 (P2007-523415)
 (86) (22) 出願日 平成18年6月21日 (2006.6.21)
 (86) 国際出願番号 PCT/JP2006/312437
 (87) 国際公開番号 W02007/004428
 (87) 国際公開日 平成19年1月11日 (2007.1.11)
 審査請求日 平成19年11月7日 (2007.11.7)
 (31) 優先権主張番号 特願2005-195409 (P2005-195409)
 (32) 優先日 平成17年7月4日 (2005.7.4)
 (33) 優先権主張国 日本国 (JP)

(73) 特許権者 304050923
 オリンパスメディカルシステムズ株式会社
 東京都渋谷区幡ヶ谷2丁目4番2号
 (74) 代理人 100076233
 弁理士 伊藤 進
 (72) 発明者 瀬川 和則
 東京都渋谷区幡ヶ谷2丁目4番2号
 オリンパスメディカルシステムズ株式会社内

審査官 白井 亮

(56) 参考文献 実開平02-023142 (JP, U)
 特開2003-224743 (JP, A)

最終頁に続く

(54) 【発明の名称】 信号伝送回路及び内視鏡装置

(57) 【特許請求の範囲】

【請求項1】

第1の差動信号を伝送する一対の第1の信号線と、
 第2の差動信号を伝送する一対の第2の信号線と、
 直列接続された第1のコイル及び第2のコイルにより構成された一次巻線と、直列接続された第3のコイル及び第4のコイルにより構成された二次巻線と、を有して構成され、上記一次巻線の両端が上記一対の第1の信号線のそれぞれ一端と接続するパルストランスと、

一端が所定の電位に接続され、他端が上記第1のコイルと上記第2のコイルの接続点に接続された第1のスイッチと、

一端が接地側に接続され、他端が上記第3のコイルと上記第4のコイルの接続点に接続された第2のスイッチと、

上記二次巻線の両端と、上記一対の第2の信号線のそれぞれ一端と、を接続する一対のコンデンサと、

を具備することを特徴とする信号伝送回路。

【請求項2】

上記第2の差動信号は、CMLであることを特徴とする請求項1に記載の信号伝送回路。

【請求項3】

上記第1のスイッチ及び上記第2のスイッチが各々オフに切り替えられた場合、上記第

1の差動信号としてLVDSが伝送可能になるとともに、上記第1のスイッチ及び上記第2のスイッチが各々オンに切り替えられた場合、上記第1の差動信号として、CMLが伝送可能になることを特徴とする請求項1に記載の信号伝送回路。

【請求項4】

上記第1のスイッチ及び上記第2のスイッチが各々オフに切り替えられた場合、上記第1の差動信号としてLVDSが伝送可能になるとともに、上記第1のスイッチ及び上記第2のスイッチが各々オンに切り替えられた場合、上記第1の差動信号として、CMLが伝送可能になることを特徴とする請求項2に記載の信号伝送回路。

【請求項5】

第1の差動信号を伝送する一对の第1の信号線と、第2の差動信号を伝送する一对の第2の信号線と、直列接続された第1のコイル及び第2のコイルにより構成された一次巻線と、直列接続された第3のコイル及び第4のコイルにより構成された二次巻線と、を有して構成され、上記一次巻線の両端が上記一对の第1の信号線のそれぞれ一端と接続するパルストランスと、一端が所定の電位に接続され、他端が上記第1のコイルと上記第2のコイルの接続点に接続された第1のスイッチと、一端が接地側に接続され、他端が上記第3のコイルと上記第4のコイルの接続点に接続された第2のスイッチと、上記二次巻線の両端と、上記一对の第2の信号線のそれぞれ一端と、を接続する一对のコンデンサとを備えた信号伝送回路と、

同期信号を生成する同期信号生成手段と、

上記同期信号に基づいて被写体を撮像しアナログ撮像信号を生成する撮像手段と、

上記アナログ撮像信号をデジタル撮像信号に変換するアナログデジタル変換手段と、

上記デジタル撮像信号と、上記同期信号と、を含んだ第1のシリアル信号を生成するパラレルシリアル変換手段と、

上記第1のシリアル信号を上記第1の差動信号に変換して上記一对の第1の信号線により送信する送信手段と、

上記信号伝送回路によって上記第1の差動信号を変換して得られた上記第2の差動信号を上記一对の第2の信号線から受信して、第2のシリアル信号を生成する受信手段と、

上記第2のシリアル信号に基づいて、上記デジタル撮像信号と、上記第2のシリアル信号に含まれる上記同期信号に基づいて上記デジタル撮像信号を記憶させるためのタイミング信号と、を生成するシリアルパラレル変換手段と、

上記デジタル撮像信号を上記タイミング信号に基づいて記憶する記憶手段と、

を具備したことを特徴とする内視鏡装置。

【請求項6】

上記記憶手段は、マルチポートRAMを含んで構成されることを特徴とする請求項5に記載の内視鏡装置。

【請求項7】

上記第2の差動信号は、CMLであることを特徴とする請求項5に記載の内視鏡装置。

【請求項8】

上記第2の差動信号は、CMLであることを特徴とする請求項6に記載の内視鏡装置。

【請求項9】

上記第1のスイッチ及び上記第2のスイッチが各々オフに切り替えられた場合、上記第1の差動信号としてLVDSが伝送可能になるとともに、上記第1のスイッチ及び上記第2のスイッチが各々オンに切り替えられた場合、上記第1の差動信号として、CMLが伝送可能になることを特徴とする請求項5に記載の内視鏡装置。

【請求項10】

上記第1のスイッチ及び上記第2のスイッチが各々オフに切り替えられた場合、上記第1の差動信号としてLVDSが伝送可能になるとともに、上記第1のスイッチ及び上記第2のスイッチが各々オンに切り替えられた場合、上記第1の差動信号として、CMLが伝送可能になることを特徴とする請求項6に記載の内視鏡装置。

【請求項11】

10

20

30

40

50

上記第1のスイッチ及び上記第2のスイッチが各々オフに切り替えられた場合、上記第1の差動信号としてLVDSが伝送可能になるとともに、上記第1のスイッチ及び上記第2のスイッチが各々オンに切り替えられた場合、上記第1の差動信号として、CMLが伝送可能になることを特徴とする請求項7に記載の内視鏡装置。

【請求項12】

上記第1のスイッチ及び上記第2のスイッチが各々オフに切り替えられた場合、上記第1の差動信号としてLVDSが伝送可能になるとともに、上記第1のスイッチ及び上記第2のスイッチが各々オンに切り替えられた場合、上記第1の差動信号として、CMLが伝送可能になることを特徴とする請求項8に記載の内視鏡装置。

【請求項13】

第1の差動信号を伝送する一对の第1の信号線と、第2の差動信号を伝送する一对の第2の信号線と、直列接続された第1のコイル及び第2のコイルにより構成された一次巻線と、直列接続された第3のコイル及び第4のコイルにより構成された二次巻線と、を有して構成され、上記一次巻線の両端が上記一对の第1の信号線のそれぞれ一端と接続するパルストランスと、一端が所定の電位に接続され、他端が上記第1のコイルと上記第2のコイルの接続点に接続された第1のスイッチと、一端が接地側に接続され、他端が上記第3のコイルと上記第4のコイルの接続点に接続された第2のスイッチと、上記二次巻線の両端と、上記一对の第2の信号線のそれぞれ一端と、を接続する一对のコンデンサとを備えた信号伝送回路と、

被写体を撮像しアナログ撮像信号を生成する撮像手段と、

上記アナログ撮像信号をデジタル撮像信号に変換するアナログデジタル変換手段と、

上記デジタル撮像信号を含んだ第1のシリアル信号を生成するパラレルシリアル変換手段と、

上記第1のシリアル信号を上記第1の差動信号に変換して上記一对の第1の信号線により送信する送信手段と、

上記信号伝送回路によって上記第1の差動信号を変換して得られた上記第2の差動信号を上記一对の第2の信号線から受信して、第2のシリアル信号を生成する受信手段と、

クロックデータリカバリ方式により、上記第2のシリアル信号に基づいて、クロックを再生し、再生したクロックに基づいたデジタル撮像信号を生成する第1のデジタル撮像信号生成手段と、

上記再生したクロックに基づいたデジタル撮像信号から、上記再生したクロックと異なるクロックに基づいたデジタル撮像信号を生成する第2のデジタル撮像信号生成手段と、

を具備したことを特徴とする内視鏡装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、差動信号を伝送する信号伝送回路、及び差動信号を伝送する信号伝送回路を具備する内視鏡装置に関する。

【背景技術】

【0002】

内視鏡装置は、医療分野、工業分野等において幅広く用いられている。一般的に、内視鏡装置は、種々の用途に応じた仕様の撮像素子を有し、照明された観察部位からの反射光を撮像信号に変換する。生成された撮像信号は、カメラコントロールユニット（以下CCUと略す）の映像処理回路に伝送され、映像信号に変換されてモニタへ出力される。例えば内視鏡装置において、観察部位が微細かつ複雑な場合、高解像かつ高画質に撮像する撮像素子及びその撮像素子に対応する映像処理回路が必要となる。従って、内視鏡装置には、観察部位、及び用途に応じた撮像素子等が要求される。

【0003】

しかし、複数の異なる撮像素子に対応するためには、撮像素子を駆動するための駆動回路、アナログ撮像信号をデジタル変換するCDS（相関二重サンプリング：Correl

10

20

30

40

50

ated Double Sampling)回路、A/D変換回路、撮像信号を伝送する信号伝送回路、及び信号伝送路は、撮像素子毎に異なる駆動周波数、駆動方法に対応したものを設けなければならないといった問題がある。

【0004】

そこで、例えば、特開2003-224743号公報において、撮像素子と、撮像信号をデジタル変換する変換器と、デジタル信号をシリアル変換するシリアライザと、シリアル信号を差動信号に変換し伝送する伝送手段と、を備えるインテリジェントカメラヘッドを具備した画像システムが提案されている。

【0005】

ところで、差動信号の信号規格としては、例えば、CML (Current Mode Logic)、及び、LVDS (Low Voltage Differential Signaling) といった、オフセット電圧、差動振幅電圧及び駆動原理等が互いに異なる複数の規格が存在する。そのため、例えば、特開2003-224743号公報のインテリジェントカメラヘッドを具備した画像システムのように、信号規格が各々異なる複数の差動信号による通信が可能なシステムを構成する場合には、該複数の差動信号が有する各信号規格に対応可能な信号伝送回路を個別に設けなければならない、その結果、該システムの回路構成が複雑化してしまうという課題が生じている。

【0006】

本発明は、上述した事情に鑑みてなされたものであり、信号規格が各々異なる複数の差動信号による通信を、従来に比べて簡易な構成により可能とする信号伝送回路及び内視鏡装置を提供することを目的とする。

【発明の開示】

【課題を解決するための手段】

【0007】

本発明の信号伝送回路は、第1の差動信号を伝送する一对の第1の信号線と、第2の差動信号を伝送する一对の第2の信号線と、直列接続された第1のコイル及び第2のコイルにより構成された一次巻線と、直列接続された第3のコイル及び第4のコイルにより構成された二次巻線と、を有して構成され、上記一次巻線の両端が上記一对の第1の信号線のそれぞれ一端と接続するパルストランスと、一端が所定の電位に接続され、他端が上記第1のコイルと上記第2のコイルの接続点に接続された第1のスイッチと、一端が接地側に接続され、他端が上記第3のコイルと上記第4のコイルの接続点に接続された第2のスイッチと、上記二次巻線の両端と、上記一对の第2の信号線のそれぞれ一端と、を接続する一对のコンデンサと、を具備することを特徴とする。

【図面の簡単な説明】

【0008】

【図1】本発明の実施の形態に係る、内視鏡装置の模式的概略構成図。

【図2】本発明の実施の形態に係る、内視鏡装置のブロック構成図。

【図3】本発明の実施の形態に係る、ツイストペアケーブル、伝送回路、並びに受信回路の回路図。

【図4】本発明の実施の形態に係る、第1の差動信号がCMLの場合の信号伝送回路図。

【図5】本発明の実施の形態に係る、第1の差動信号がLVDSの場合の信号伝送回路図。

【図6】CMLの送受信回路図。

【図7】LVDSの送受信回路図。

【発明を実施するための最良の形態】

【0009】

以下に、本発明の実施の形態に係る信号伝送回路を備えた内視鏡装置について、図を用いて説明する。なお、本発明の信号伝送回路により伝送され得る差動信号の信号規格としては、例えば、CML、LVDS及びECL (Emitter Coupled Logic) 等があるが、本実施の形態においては、一例として、該信号伝送回路を具備する内

10

20

30

40

50

視鏡装置が、送信側から送信される第1の差動信号としてCMLもしくはLVDSを用い、受信側において受信される第2の差動信号としてCMLを用いて通信を行う場合について説明する。

【0010】

図1から図5は本発明の実施の形態に係るものである。図1は内視鏡装置の模式的概略構成図である。図2は内視鏡装置のブロック構成図である。図3はツイストペアケーブル、伝送回路、及び受信回路の回路図である。図4は第1の差動信号がCMLの場合の信号伝送回路図である。図5は第1の差動信号がLVDSの場合の信号伝送回路図である。

【0011】

まず、図1に内視鏡装置の概略構成図を示し、以下に説明する。

10

【0012】

図1に示すように内視鏡装置1は、内視鏡10と、カメラコントロールユニット(以下、CCUと略す)11と、光源装置12と、モニタ13とを有して要部が構成される。また、内視鏡10は、操作部14と、挿入部15とを有して構成される。さらに、操作部14は、内視鏡回路部20を有して構成される。一方、挿入部15は、対物レンズ16と、固体撮像素子17と、ライトガイドファイバ19と、ケーブル21とを有して構成される。

【0013】

上述のCCU11及び光源装置12は、ケーブル18により複数の差動信号、本実施の形態においてはCMLもしくはLVDS、の送信回路を備える複数の種類の内視鏡10が接続可能となっている。また、CCU11は、同軸ケーブル22を介してモニタ13と接続される。

20

【0014】

上記光源装置12において発生した照明光は、ケーブル18内の図示しないライトガイドケーブル、及び挿入部15内のライトガイドファイバ19を通して被写体を照明する。照明された被写体からの反射光は、挿入部15の先端部に設けられた対物レンズ16によって、固体撮像素子17の受光面に結像される。

【0015】

固体撮像素子17は、内視鏡回路部20からケーブル21を介して受信した駆動信号に基づいて、結像された被写体からの反射光を撮像し、撮像信号を生成する。また、固体撮像素子17は、内視鏡回路部20へケーブル21を介して撮像信号を送信する。

30

【0016】

内視鏡回路部20は、受信した撮像信号に対して所定の処理を行う。また、内視鏡回路部20は、処理された撮像信号を第1の差動信号のCMLもしくはLVDSとして、CCU11へケーブル18を介して送信する。

【0017】

CCU11は、受信した第1の差動信号を第2の差動信号のCMLとして受信する回路を有している。そして、CCU11は、得られた第2の差動信号に対して所定の処理を行って映像信号を生成する。この映像信号は、同軸ケーブル22を介してモニタ13へ伝送され、モニタ13により表示される。なお、上述した撮像信号に対しての所定の処理の詳細と信号の伝送の詳細は後述する。

40

【0018】

次に、内視鏡装置1の詳細な構成を以下に説明する。

【0019】

図2は内視鏡装置1のブロック構成図である。

【0020】

まず、CCU11は、同期信号生成手段としての水晶発振器30と、同期信号発生回路31と、伝送回路41と、受信回路42と、デジタル撮像信号生成手段としてのシリアルパラレル変換回路(以下、S/P変換回路と略す)43と、記憶手段及びデジタル撮像信号生成手段としてのクロック位相変換器(以下、ラインメモリと記す)44と、映像処理

50

回路45と、デジタルアナログ変換回路(以下、D/A変換回路と略す)46と、操作パネル47と、を有して構成されている。

【0021】

また、内視鏡10は、駆動回路33と、同軸ケーブル34と、撮像手段としての固体撮像素子17と、同軸ケーブル35と、アンプ回路36と、CDS回路が付加されたアナログデジタル変換回路(以下、CDS+A/D変換回路と略す)37と、パラレルシリアル変換回路(以下、P/S変換回路と略す)38と、送信回路39と、を有して構成されている。

【0022】

さらに、ケーブル18は、2本の同軸ケーブル32aと、同軸ケーブル32bと、ツイストペアケーブル40と、を有して構成されている。

10

【0023】

なお、駆動回路33、アンプ回路36、CDS+A/D変換回路37、P/S変換回路38、及び送信回路39は、内視鏡回路部20を構成する。さらに、同軸ケーブル34及び同軸ケーブル35は、ケーブル21を構成する。

【0024】

上記水晶発振器30は、クロック信号(以下、CLKと略す)を生成する。また、水晶発振器30は、同期信号発生回路31及び映像処理回路45へ、CLKを送信する。さらに、水晶発振器30は、駆動回路33へ同軸ケーブル32bを介してCLKを送信する。

【0025】

20

同期信号発生回路31は、受信したCLKに基づいて固体撮像素子17において用いられる水平同期信号(以下、HDと略す)1と、垂直同期信号(以下、VDと略す)と、映像処理回路45において用いられるHD2と、を生成する。また、同期信号発生回路31は、駆動回路33へ同軸ケーブル32aを介してHD1及びVDを送信する。さらに、同期信号発生回路31は、映像処理回路45へHD2を送信する。

【0026】

一方、駆動回路33は、受信したCLK、HD1、及びVDに基づいて、駆動信号を生成する。また、駆動回路33は、固体撮像素子17へ同軸ケーブル34を介して駆動信号を送信する。さらに、駆動回路33は、P/S変換回路38へHD1を送信する。

【0027】

30

固体撮像素子17は、受信した駆動信号に基づいて被写体からの反射光を撮像し、アナログ撮像信号を生成する。この固体撮像素子17は、アンプ回路36へケーブル35を介してアナログ撮像信号を送信する。

【0028】

アンプ回路36は、送受信によって減衰した分だけ受信したアナログ撮像信号を増幅する。また、アンプ回路36は、CDS+A/D変換回路37へ増幅されたアナログ撮像信号を送信する。

【0029】

そして、CDS+A/D変換回路37は、受信したアナログ撮像信号をデジタル撮像信号に変換する。また、CDS+A/D変換回路37は、P/S変換回路38へデジタル撮像信号を送信する。

40

【0030】

次に、P/S変換回路38は、受信したデジタル撮像信号と、駆動回路33から受信したHD1と、を有する第1のシリアル信号を生成する。なお、デジタル撮像信号だけではなくHD1を含んだ第1のシリアル信号を生成する理由は後述する。そして、P/S変換回路38は、送信回路39へ第1のシリアル信号を送信する。

【0031】

送信回路39は、受信した第1のシリアル信号を第1の差動信号のCMLもしくはLVDSとして、受信回路42へツイストペアケーブル40及び伝送回路41を介して送信する。この受信回路42は、第1の差動信号を、伝送回路41を介すことによって第2の差

50

動信号のCMLとして受信する。また、受信回路42は、受信した第2の差動信号に基づいて第2のシリアル信号を生成する。さらに、受信回路42は、S/P変換回路43へ第2のシリアル信号を送信する。上述した差動信号の伝送についての詳細は後述する。

【0032】

一方、S/P変換回路43は、クロックデータリカバリ方式(以下、CDRと略す)を用いるためのクロックデータリカバリ回路を含んで構成される。CDRは、シリアル信号のみを送信し、受信側において信号間隔に合わせてCLKを再生する方法である。通常、差動信号の伝送は、データとCLKを別々に送信するが、信号伝送が高速になると、データとCLKとの間にスキューが発生し、適切にデータを復元できないといった問題が起こる。そのため、CDRが、高速信号伝送において主に用いられる。しかし、高速伝送されたシリアル信号からCDRによってCLKを再生する場合、再生したCLK(以下、再生CLKと略す)が、下流回路において用いられるCLK、本実施の形態においては映像処理回路45において用いられるCLK(以下、処理CLKと略す)、と一致しないことがある。この再生CLKと処理CLKのずれは、映像処理回路45における映像処理により異常な画像、例えば画像反転、色ずれ等、が出力される原因となる。そのため、再生CLKに基づいたデジタル撮像信号を、映像処理回路45において映像処理を行うことができる処理CLKに基づいたデジタル撮像信号に変換する必要がある。

10

【0033】

そこで、S/P変換回路43は、受信した第2のシリアル信号からCLKを再生して、デジタル撮像信号(パラレル信号、例えば12ビット)、及びHD1を復元する。また、S/P変換回路43は、シリアル信号に含まれたHD1に基づいて、タイミング信号としての書き込みイネーブル信号(図中W__Enableと示す)と、書き込みリセット信号(図中W__Resetと示す)と、を生成する。

20

【0034】

さらに、S/P変換回路43は、再生CLK、書き込みイネーブル信号、及び書き込みリセット信号に基づいて決定されるタイミングによって、デジタル撮像信号をラインメモリ44に書き込む。

【0035】

このラインメモリ44は、マルチポートRAMとしてのデュアルポートRAMにより構成される。デュアルポートRAMは、1つのRAMに2つのシステムから異なるCLKに基づいて書き込み、及び読み出しが可能な記憶装置である。

30

【0036】

また、映像処理回路45は、水晶発振器30から受信したCLKに基づいて処理CLKを生成する。また、映像処理回路45は、処理CLK、HD2に基づいて、タイミング信号としての読み出しイネーブル信号(図中R__Enableと示す)、及び読み出しリセット信号(図中R__Resetと示す)を生成する。

【0037】

続いて、映像処理回路45は、処理CLK、読み出しイネーブル信号、及び読み出しリセット信号に基づいて決定されるタイミングによって、ラインメモリ44に書き込まれたデジタル撮像信号を読み出す。

40

【0038】

つまり、HD1及びHD2を書き込み及び読み出しのタイミングの基準とすることにより、再生CLKに基づいたデジタル撮像信号を、処理CLKに基づいたデジタル撮像信号に適切に変換することができる。

【0039】

そして、映像処理回路45は、読み出したデジタル撮像信号に対して映像処理を行い、デジタル映像信号を生成する。また、映像処理回路45は、D/A変換回路46へデジタル映像信号を送信する。

【0040】

さらに、D/A変換回路46は、受信したデジタル映像信号をアナログ変換し、アナロ

50

グ映像信号を生成する。また、D/A変換回路46は、モニタ13へ映像出力としてアナログ映像信号を送信する。

【0041】

操作パネル47は、例えば、CCU11の外装表面上に設けられた、信号切替スイッチ等の複数のスイッチを有して構成されている。そして、操作パネル47は、前記信号切替スイッチの操作に応じ、伝送回路41に対して信号切替信号を出力する。

【0042】

ここで、本実施の形態における差動信号の伝送の詳細を以下に説明する。

まず、図3にツイストペアケーブル40、伝送回路41、及び受信回路42、の回路図を示し、以下にその構成を説明する。

【0043】

ツイストペアケーブル40は、信号線を2本ずつ撚り合わせて対にした通信用ケーブルであり、平行に配置された信号線に比べてノイズの影響を抑えることができる。

【0044】

また、信号伝送回路としての伝送回路41は、抵抗50と、抵抗51と、伝送路内の絶縁素子としてのパルストランス52と、第1のスイッチとしてのスイッチ53aと、第2のスイッチとしてのスイッチ53bと、ACカップリングのための一対のコンデンサ54と、を有して構成されている。パルストランス52は、一次巻線である第1のコイルとしてのコイル52a、及び第2のコイルとしてのコイル52bと、二次巻線である第3のコイルとしてのコイル52cと、第4のコイルとしてのコイル52dと、を有して構成される。また、スイッチ53a及び53bは、操作パネル47から出力される信号切替信号に基づいてオンまたはオフのいずれかに切り替えられる。

【0045】

さらに、受信回路42は、1つの定電流源と、2つの再反射防止用抵抗と、2つのnチャンネル電界効果トランジスタ(以下FETと記す)と、50の抵抗81a及び抵抗81bと、を有して構成される。

【0046】

上記ツイストペアケーブル40から延出した2本の信号線は、一対の第1の信号線を構成する。この2本の信号線は、コイル52aの一端と、コイル52aに直列接続されたコイル52bの一端とにそれぞれ接続されている。さらに、コイル52aとコイル52bとの接続部は、抵抗50を介して高電位回路部に接続されたスイッチ53aに接続される。また、コイル52cの一端と、コイル52cに直列接続されたコイル52dの一端とから延出する2本の信号線は、一対のコンデンサ54を介して受信回路42へ入力する。さらに、コイル52cとコイル52dとの接続部は、抵抗51を介して接地されているスイッチ53bに接続される。また、直列接続されたコイル52a及びコイル52bと、コイル52c及びコイル52dとは、それぞれに電流が流れたときに発生する磁界の影響を受ける位置に配置され、1つのパルストランス52を構成する。

【0047】

一方、受信回路42に入力する2本の信号線は、一対の第2の信号線を構成する。この2本の信号線は、一方が抵抗81aを介し、また、他方が抵抗81bを介して高電位回路部にそれぞれ接続される。また、この2本の信号線は、一方が一のnチャンネルFETのゲートに接続され、また、他方が他のnチャンネルFETのゲートに接続される。前記一のnチャンネルFET及び前記他のnチャンネルFETのソースは、それぞれが接続され、さらに1つの定電流源を介して接地される。また、前記一のnチャンネルFET及び前記他のnチャンネルFETのドレインは、2つの再反射防止用抵抗の一端とそれぞれ接続される。さらに、2つの再反射防止用抵抗の他端はそれぞれが接続され、高電位回路部に接続する。

【0048】

上述の伝送回路41は、送信回路39から、ツイストペアケーブル40に接続された一対の第1の信号線を介して、第1の差動信号のCMLもしくはLVDSを受信し、第2の差動信号のCMLとして一対の第2の信号線を介して受信回路42へ伝送する。また、第

10

20

30

40

50

1の差動信号がCMLの場合、スイッチ53a及びスイッチ53bは、操作パネル47から出力される信号切替信号に基づいてオンにされ、閉じているものとする。さらに、第1の差動信号がLVDSの場合、スイッチ53a及びスイッチ53bは、操作パネル47から出力される信号切替信号に基づいてオフにされ、開いているものとする。なお、差動信号の伝送の詳細は後述する。

【0049】

続いて、本実施の形態における差動信号の伝送の詳細を説明する前に、比較のため、送受信回路が共にCMLの場合、及び送受信回路が共にLVDSの場合、における信号の流れの詳細を以下に説明する。

【0050】

まず、図6に送受信回路が共にCMLの場合の信号の流れの詳細を示す。

【0051】

送信回路70及び受信回路71は、上述した図3の受信回路42と同様の構成である。この送信回路70の2つのnチャンネルFETは、それぞれトランジスタ95a及び95bとする。また、受信回路42における抵抗81a及び抵抗81bは、受信回路71においてそれぞれ抵抗85a及び抵抗85bに対応する。また、送信回路70の2つの再反射防止用抵抗と、トランジスタ95a及びトランジスタ95bとからなる2つの直列回路におけるそれぞれの接続点から延出した信号線64と信号線65は、それぞれ受信回路71の2つのnチャンネルFETのゲートに接続される。

【0052】

CMLの差動信号は、トランジスタ95aとトランジスタ95bを交互にオンオフさせることによって伝送される。例えばトランジスタ95aがオンにされると、受信回路71の1つの抵抗85aが接続されている信号線64を介して、送信回路70のトランジスタ95aを通るように、高電位回路部から電流 $I_{3,1}$ が流れる。同様にトランジスタ95bがオンされると、受信回路71の抵抗85bが接続されている信号線65を介して、送信回路70のトランジスタ95bに電流が流れる。その結果、受信回路71の2つのnチャンネルFETのいずれか一方のゲートに電圧が印加され、オン状態になることによって、信号が伝送される。以上が、送受信回路がCMLの場合の信号の流れの詳細である。

【0053】

次に、図7に送受信回路が共にLVDSの場合の信号の流れの詳細を示す。

【0054】

送信回路75は、2つの定電流源と、pチャンネルFETであるトランジスタ96a及びトランジスタ96bと、nチャンネルFETであるトランジスタ97a及びトランジスタ97bとにより構成される。トランジスタ96aとトランジスタ96bのソースがそれぞれ接続され、定電流源を介して高電位回路部と接続される。また、トランジスタ97aとトランジスタ97bのソースがそれぞれ接続され、定電流源を介して接地される。さらに、トランジスタ96a及びトランジスタ96bのドレインと、トランジスタ97a及びトランジスタ97bのドレインとがそれぞれ接続される。信号線66と信号線67が、それぞれその2つの接続点から受信回路76の4つのFETのゲートに接続される。信号線66と信号線67は、受信回路76の直前において100の終端抵抗86の両端にそれぞれが接続される。

【0055】

LVDSの差動信号は、トランジスタ96a及びトランジスタ96bのどちらか1つと、トランジスタ97a及びトランジスタ97bのどちらか1つとを交互にオンオフすることによって伝送される。例えば送信回路75のトランジスタ96b及びトランジスタ97aがオンにされると、送信回路75のトランジスタ96b、信号線66、終端抵抗86、信号線67、トランジスタ97aを通るように、高電位回路部から電流 $I_{4,1}$ が流れる。その結果、終端抵抗86に電圧が発生し、受信回路76のそれぞれ2つのnチャンネルFET及びpチャンネルFETの各ゲートに電圧が印加され、pチャンネルFET及びnチャンネルFETのそれぞれ1つがオンになることによって、信号が伝送されることになる。以上が

10

20

30

40

50

、送受信回路がLVDSの場合の信号の流れの詳細である。

【0056】

ここで、本実施の形態における差動信号の伝送の詳細を以下に説明する。

【0057】

本実施の形態において、受信回路42は、送信側の第1の差動信号がCMLもしくはLVDSであっても、伝送回路41によって、第2の差動信号としてのCMLを受信することができる。

【0058】

まず、図4に第1の差動信号がCMLの場合、つまり送信回路39がCMLの場合の信号の流れの詳細を示し、以下に説明する。

10

【0059】

図4に示すようにCMLの送信回路39は、上述した図6の送信回路70と同様の構成である。また、送信回路39の2つのnチャンネルFETは、それぞれトランジスタ90a及び90bとする。さらに、送信回路39の2つの再反射防止用抵抗とトランジスタ90a及びトランジスタ90bとからなる2つの直列回路における接続点から延出した信号線60と信号線61は、それぞれツイストペアケーブル40と接続される。この送信回路39がCMLの場合、スイッチ53a及びスイッチ53bは、オン状態にされ、閉じている。

【0060】

そして、第1の差動信号としてのCMLは、上述したCMLの送受信回路と同様に、トランジスタ90aとトランジスタ90bを交互にオンオフすることによって伝送される。

20

例えば送信回路39のトランジスタ90aがオン状態にされると、抵抗50に接続されたスイッチ53a、コイル52b、ツイストペアケーブル40内の信号線61を介して、送信回路39のトランジスタ90aを通るように、高電位回路部から電流 I_{11} が流れる。この電流 I_{11} がコイル52bに流れると、電流 I_{11} に起因する磁界がコイル52b周辺に発生する。この時、発生した磁界の影響を受けるように配置されたコイル52dには、発生した磁界を打ち消しあうような磁界を作る方向に電流 I_{12} が流れる。この電流 I_{12} は、受信回路42の抵抗81aに接続された高電位回路部から、コイル52d、及び抵抗51を通るように接地へと流れる。

【0061】

30

同様にトランジスタ90bがオン状態にされると、抵抗50に接続されたスイッチ53a、コイル52a、ツイストペアケーブル40内の信号線60を介して、送信回路39のトランジスタ90bを通るように、高電位回路部から電流が流れる。この電流がコイル52aに流れると、その電流に起因する磁界がコイル52a周辺に発生する。この時、発生した磁界の影響を受けるように配置されたコイル52cには、発生した磁界を打ち消しあうような磁界を作る方向に電流が流れる。この電流は、受信回路42の抵抗81bに接続された高電位回路部から、コイル52c、及び抵抗51を通るように接地へと流れる。

【0062】

その結果、受信回路42の2つのnチャンネルFETのいずれか1つがオン状態になり、2つのnチャンネルFETを流れる電流が変化することにより信号が伝送される。つまり、図6に示した送受信回路がCMLの場合と同様の電圧が、受信回路42のnチャンネルFETに印加される事になる。その結果、第1の差動信号のCMLが、第2の差動信号のCMLとして伝送される。

40

【0063】

次に、図5に第1の差動信号がLVDSの場合、つまり送信回路39がLVDSの場合の信号の流れの詳細を示し、以下に説明する。

【0064】

図5に示すようにLVDSの送信回路39は、上述した図7の送信回路75と同様の構成である。また、送信回路39の2つのpチャンネルFETは、それぞれトランジスタ91a及び91b、2つのnチャンネルFETは、それぞれトランジスタ92a及び92bとす

50

る。さらに、送信回路 39 のトランジスタ 91 a 及び 91 b と、トランジスタ 92 a 及びトランジスタ 92 b と、からなる 2 つの直列回路における接続点から延出した信号線 62 と信号線 63 は、それぞれツイストペアケーブル 40 と接続される。この送信回路 39 が L V D S の場合、スイッチ 53 a 及びスイッチ 53 b は、オフ状態にされ、開いている。
【 0065 】

そして、第 1 の差動信号としての L V D S は、上述した L V D S の送受信回路と同様に、トランジスタ 91 a 及びトランジスタ 92 b と、トランジスタ 91 b 及びトランジスタ 92 a と、を交互にオンオフすることによって伝送される。
【 0066 】

例えば送信回路 39 のトランジスタ 91 b 及びトランジスタ 92 a がオン状態にされると、トランジスタ 91 b、ツイストペアケーブル 40 内の信号線 62、コイル 52 a、コイル 52 b、ツイストペアケーブル 40 内の信号線 63、及びトランジスタ 92 a を通るように、送信回路部 39 の高電位回路部から電流 I_{21} が流れる。この電流 I_{21} がコイル 52 a 及びコイル 52 b に流れると、電流 I_{21} に起因する磁界が発生する。この時、発生した磁界の影響を受けるように配置されたコイル 52 c 及び 52 d には、発生した磁界を打ち消しあうような磁界を作る方向に電流 I_{22} が流れる。
【 0067 】

同様に、トランジスタ 91 a 及びトランジスタ 92 b がオン状態にされると、トランジスタ 91 a、ツイストペアケーブル 40 内の信号線 63、コイル 52 b、コイル 52 a、ツイストペアケーブル 40 内の信号線 62、及びトランジスタ 92 b を通るように、送信回路部 39 の高電位回路部から電流が流れる。つまり、コイル 52 b 及びコイル 52 a における電流の方向は、電流 I_{21} とは逆方向であり、コイル 52 c 及び 52 d には、電流 I_{22} とは逆方向の電流が流れることになる。
【 0068 】

その結果、受信回路 42 の 2 つの n チャネル F E T のどちらか 1 つがオン状態になり、2 つの n チャネル F E T を流れる電流が変化することによって信号が伝送される。つまり、受信回路 42 の 2 つの n チャネル F E T に、図 4 の送信回路 39 が C M L の場合と同様の電圧が印加されることになる。その結果、第 1 の差動信号の L V D S が、第 2 の差動信号の C M L として伝送される。
【 0069 】

さらに一対のコンデンサ 54 は、受信回路 42 において適切なバイアス電圧を加算することによって、差動信号の C M L と L V D S とのオフセット電圧の違いを吸収する役割を果たす。
【 0070 】

以上のように、本実施の形態によれば、伝送回路 41 は、送信側から送信される第 1 の差動信号が C M L もしくは L V D S のいずれであったとしても、第 2 の差動信号の C M L として受信側が受信可能であるように伝送することができる。その結果、本実施の形態における信号伝送回路としての伝送回路 41 は、従来に比べて簡易な構成により、信号規格が各々異なる複数の差動信号による通信を行うことが可能である。
【 0071 】

また、本実施の形態によれば、複数の異なる差動信号を所定の差動信号に変換して伝送することが可能な信号伝送回路を備えた内視鏡装置を提供することができる。そのため、内視鏡 10 における回路設計の自由度が上がる。
【 0072 】

さらに、本実施の形態によれば、再生 C L K に基づいたデジタル撮像信号を、処理 C L K に基づいたデジタル撮像信号に変換することが可能である。
【 0073 】

なお、本実施の形態において、P / S 変換回路 38 が、例えば複数の互いに特徴の異なる内視鏡 10 にそれぞれ固有の光学情報等、を加えたシリアル信号を生成してもよい。この場合、C C U 11 内において、受信した情報に基づいて映像処理回路 45 が行う映像処

10

20

30

40

50

理に補正制御を加えるようにする。

【0074】

また、本実施の形態において、対物レンズ16によって得られた光学像を、分光プリズムを介して赤、青及び緑の光に分光し、各々の光を3つの撮像素子で撮像して、カラー画像を得るような構成にしてもよい。この場合、図2に示すような、撮像信号を内視鏡10からCCU11へ伝送する伝送経路は、並列3系統になる。

【0075】

また、複数の伝送経路の各々のツイストペアケーブル40の長さ、基板上の差動パターンの長さ等、の違いにより伝送経路それぞれの送受信時間が異なり、時間差が生じることがある。この場合、本実施の形態のように、書き込みのタイミングを撮像信号と共に送信するHD1に基づいて生成する構成にすれば、発生する時間差を調整可能である。

10

【0076】

さらに、本実施の形態において、ラインメモリ44は、マルチポートRAM、もしくはデュアルポートRAMに限定されるものではなく、同様の機能を持った種々の記憶装置によって構成してもよい。

【0077】

なお、本実施の形態において、ラインメモリ44ではなく、再生CLKに基づいたデジタル撮像信号から、異なるCLKに基づいたデジタル撮像信号を生成する手段を用いてもよい。

【0078】

また、本発明の信号伝送回路は、種々の信号伝送装置における中継器、もしくは接続端子として構成してもよい。

20


【0079】

さらに、本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。


【0080】

本出願は、2005年7月4日に日本国に出願された特願2005-195409号を優先権主張の基礎として出願するものであり、上記の開示内容は、本願明細書、請求の範囲、図面に引用されたものとする。


【図5】



【図6】



【図7】



フロントページの続き

(58)調査した分野(Int.Cl. , D B名)

H04L 25/00-25/66

| | | | |
|----------------|--|---------|------------|
| 专利名称(译) | 信号传输电路和内窥镜设备 | | |
| 公开(公告)号 | JP4512639B2 | 公开(公告)日 | 2010-07-28 |
| 申请号 | JP2007523415 | 申请日 | 2006-06-21 |
| [标]申请(专利权)人(译) | 奥林巴斯医疗株式会社 | | |
| 申请(专利权)人(译) | オリンパスメディカルシステムズ株式会社 | | |
| 当前申请(专利权)人(译) | オリンパスメディカルシステムズ株式会社 | | |
| [标]发明人 | 瀬川和則 | | |
| 发明人 | 瀬川 和則 | | |
| IPC分类号 | H04L25/02 A61B1/04 G02B23/24 | | |
| CPC分类号 | H04L25/0272 A61B1/00018 H04L25/0266 | | |
| FI分类号 | H04L25/02.303.B H04L25/02.V H04L25/02.W A61B1/04.362.J G02B23/24.B | | |
| 代理人(译) | 伊藤 进 | | |
| 审查员(译) | 白井晃 | | |
| 优先权 | 2005195409 2005-07-04 JP | | |
| 其他公开文献 | JPWO2007004428A1 | | |
| 外部链接 | Espacenet | | |

摘要(译)

由每个不同的差分信号的通信信号的标准，与以往的比较，以提供一个信号传输电路和能够通过简单的结构的内窥镜装置。本发明的信号传输电路被配置为包括主用线圈52a和串联连接的线圈52b的绕组构成，次级绕组由一个线圈52c和串联连接的线圈52d中，构成和脉冲变压器52，一个端部连接到一个预定电位，另一端连接到线圈52a和线圈52b中，其一端被连接到地，另一端的线圈52c的连接点的开关53A一对第一信号线分别连接到初级绕组的两端，一对电容器54连接到次级绕组的两端，并且，一对第二信号线分别连接到该对电容器54的另一端。

【图4】

